intel Erasure Decoder лавлагаа дизайн

Intel® Quartus® Prime Design Suite-д зориулж шинэчилсэн: 17.0
ID: 683099
Хувилбар: 2017.05.02

Устгах декодчилогчийн лавлагааны дизайны тухай

• Erasure Decoder нь хоёртын бус, циклийн шугаман блокийн алдаа засах кодыг ашигладаг Reed-Solomon декодлогчийн тодорхой төрөл юм.
• Арилгах тайлах чадвартай Reed-Solomon декодлогчийн хувьд таны засах боломжтой алдааны тоо (E) болон устгалын тоо (E'): n – k = 2E + E'
• Энд n нь блокийн урт, k нь мессежийн урт (nk нь паритет тэмдгийн тоотой тэнцүү).
• Устгах декодлогч нь зөвхөн устгалыг авч үздэг тул залруулах чадвар нь nk-ийн өгсөн дээд хэмжээнд хүрч чадна. Декодер нь кодчилолын систем доторх демодулятороор хангадаг устгах байршлыг оролт болгон хүлээн авдаг бөгөөд энэ нь зарим хүлээн авсан кодын тэмдэгтүүдийг найдваргүй гэж хэлж болно. Дизайн нь устгалыг засах чадвараас хэтрэхгүй байх ёстой. Загвар нь арилгасан тэмдэгтүүдийг тэг утгаар авч үздэг.

Онцлогууд

• Stratix® 10 төхөөрөмжүүдийг онилдог
• Устгасан зүйлсийг засна
• Зэрэгцээ ажиллагаа
• Урсгалын хяналт

Арилгах декодчигчийн үйл ажиллагааны тайлбар

• Устгах декодлогч нь алдааг засдаггүй, зөвхөн устгадаг. Энэ нь Рид-Соломон код тайлахад шаардлагатай алдааны байршлыг олоход төвөгтэй байдлаас зайлсхийдэг.
• Дизайн алгоритм ба архитектур нь Рид-Соломон декодероос ялгаатай. Устгах декодчилол нь кодчиллын нэг хэлбэр юм. Энэ нь паритын тэгшитгэлийг биелүүлснээр хүчинтэй код үг үүсгэхийн тулд оролтыг p=nk тэмдэгтээр дүүргэхийг оролддог. Паритын матриц ба генераторын матриц нь паритын тэгшитгэлийг тодорхойлдог.
• Дизайн нь зөвхөн RS(14,10), RS(16,12), RS(12,8) эсвэл RS(10,6) гэх мэт жижиг Reed-Solomon кодуудтай ажилладаг. Цөөн тооны паритын тэмдгийн хувьд (p < k) энэ загварыг ашиглана; олон тооны паритын тэмдэгтүүдийн хувьд (p > kp) генераторын матрицыг ашиглах хэрэгтэй.
• Устгах загвар (in_era оролтоор n-битийн өргөнөөр илэрхийлэгддэг) загвар нь паритын дэд матрицуудыг хадгалдаг ROM-д ханддаг. Дизайн нь зөвхөн np = n байна! к! n - к! арилгах боломжтой загварууд. Тиймээс дизайн нь хаягийг шахах модулийг ашигладаг.
• Дизайн нь хаягийг хаягаас бага, яг p битээр тохируулсан хаягийн тоогоор кодлодог.
• Устгах декодлогч нь хамгийн их дамжуулах чадварын хувьд нэг цикл тутамд нийт блок урт n хүртэл ирж буй тэмдэгтүүдийн дурын хурдыг хүлээн авдаг. Та параллелизм болон сувгийн тоог тохируулах боломжтой бөгөөд ингэснээр загвар нь нэгэн зэрэг ирж буй өөр өөр код үгтэй нийцэж буй зэрэгцээ сувгийн тоогоор орж ирж буй тэмдэгтүүдийг үржүүлдэг.
• Устгах декодлогч нь шалгах тэмдэгтүүдийг багтаасан бүрэн тайлагдсан код үгийг нэг циклд (хэд хэдэн сувгийн хэд хэдэн код үг) гаргадаг.

Оролтын буфер нь нийт блокийн уртаас (n) цөөн сувагт параллель тэмдэгтүүдийг байлгах боломжийг олгодог. Зэрэгцээ байдал нь таны интерфейсийн шаардлагаас хамаарахгүй бол оролтын зурвасын өргөнийг ашиглахыг Intel зөвлөж байна.

Декодерийн IP үндсэн параметрүүдийг устгах

Параметр	Хууль эрх зүйн үнэ цэнэ	Өгөгдмөл утга	Тодорхойлолт
Сувгуудын тоо	1-ээс 16 хүртэл	1	Оролтын сувгийн тоо (C) боловсруулах.
Нэг тэмдэгтийн битийн тоо	3-ээс 12 хүртэл	4	Нэг тэмдэгт битийн тоо (M).
Код үг бүрийн тэмдгийн тоо	1 хүртэл 2M-1	14	Код үг бүрийн тэмдэгтийн нийт тоо (N).
Код үг бүрт шалгах тэмдгийн тоо	1 хүртэл N-1	4	Код үг бүрт шалгах тэмдгийн тоо (R).
Суваг бүрийн зэрэгцээ тэмдэгтүүдийн тоо	1 хүртэл N	14	Кодын үг бүрийн оролтод зэрэгцэн ирэх тэмдгийн тоо (PAR)
Талбайн олон гишүүнт	Аливаа хүчинтэй олон гишүүнт	19	Галуагийн талбарыг тодорхойлох анхдагч олон гишүүнтийг зааж өгнө.

Декодерын интерфейс ба дохиог устгах

• Avalon-ST интерфэйс нь урсгалын хяналтын механизм болох буцах даралтыг дэмждэг бөгөөд угаалтуур нь өгөгдөл илгээхээ зогсоохыг эх сурвалж руу зааж өгдөг.
• Avalon-ST оролтын интерфейс дээрх бэлэн хоцролт нь 0; нэг цохилтын тэмдгийн тоог 1-ээр тогтооно.
• Цаг болон дахин тохируулах интерфэйсүүд нь Avalon-ST интерфэйсүүдийг синхрончлохын тулд цаг болон дахин тохируулах дохиог жолоодох буюу хүлээн авдаг.

DSP IP цөм дэх Avalon-ST интерфэйсүүд

• Avalon-ST интерфейсүүд нь эх интерфэйсээс угаалтуурын интерфейс рүү өгөгдөл дамжуулах стандарт, уян хатан, модульчлагдсан протоколыг тодорхойлдог.
• Оролтын интерфейс нь Avalon-ST угаалтуур, гаралтын интерфейс нь Avalon-ST эх үүсвэр юм. Avalon-ST интерфэйс нь пакетуудыг олон сувгаар хооронд нь холбосон пакет дамжуулалтыг дэмждэг.
• Avalon-ST interface signals can describe traditional streaming interfaces supporting asingle stream of data without knowledge of channels or packet boundaries. Such interfaces typically contain data, ready, and valid signals. Avalon-ST interfaces can also support more complex protocols for burst and packet transfers with packets interleaved across multiple channels. The Avalon-ST interface inherently synchronizes multichannel designs, which allows you to achieve efficient, time-multiplexed implementations without having to implement complex control logic.
• Avalon-ST интерфэйсүүд нь урсгалын хяналтын механизм болох буцах даралтыг дэмждэг бөгөөд угаалтуур нь өгөгдөл илгээхээ зогсоох дохио өгдөг. Уг угаалтуур нь FIFO буфер дүүрсэн эсвэл гаралт дээр түгжрэл үүссэн үед мэдээллийн урсгалыг зогсоохын тулд буцах даралтыг ашигладаг.

Холбогдох мэдээлэл

• Avalon интерфейсийн техникийн үзүүлэлтүүд

Декодерийн IP үндсэн дохиог устгах

Цаг болон Дахин тохируулах дохио

Нэр	Avalon-ST төрөл	Чиглэл	Тодорхойлолт
clk_clk	clk	Оруулах	Үндсэн системийн цаг. Бүх IP цөм нь clk_clk-ийн өсөн нэмэгдэж буй ирмэг дээр ажилладаг.
reset_reset_n	дахин тохируулах_n	Оруулах	Батлагдсан үед системийг бүхэлд нь дахин тохируулдаг идэвхтэй бага дохио. Та энэ дохиог асинхроноор баталгаажуулж болно. Гэсэн хэдий ч та үүнийг clk_clk дохиотой синхрончлох хэрэгтэй. Дахин тохируулсны дараа IP цөм сэргэх үед хүлээн авсан өгөгдөл нь бүрэн багц байгаа эсэхийг шалгаарай.

Avalon-ST оролт ба гаралтын интерфейсийн дохио

Нэр	Avalon-ST төрөл	Чиглэл	Тодорхойлолт
бэлэн байна	бэлэн	Гаралт	Угаалтуур нь өгөгдлийг хүлээн авахад бэлэн байгааг илтгэх өгөгдөл дамжуулахад бэлэн дохио. Угаах интерфэйс нь интерфэйс дээрх өгөгдлийн урсгалыг хянахын тулд in_ready дохиог удирддаг. Угаалтуурын интерфейс нь одоогийн clk өсөн нэмэгдэж буй ирмэг дээр өгөгдлийн интерфэйсийн дохиог авдаг.
хүчингүй	хүчинтэй	Оруулах	Өгөгдлийн дохионы хүчинтэй байдлыг харуулах өгөгдөл хүчинтэй дохио. In_valid дохиог баталгаажуулах үед Avalon-ST өгөгдлийн интерфейсийн дохионууд хүчинтэй байна. Та in_valid дохиог идэвхгүй болгох үед Avalon-ST өгөгдлийн интерфейсийн дохионууд хүчингүй бөгөөд үүнийг үл тоомсорлох ёстой. Өгөгдөл байгаа үед та in_valid дохиог өгч болно. Гэсэн хэдий ч, угаалтуур нь зөвхөн IP цөм нь in_ready дохиог баталгаажуулах үед эх сурвалжаас өгөгдлийг авдаг.
өгөгдөлд[]	өгөгдөл	Оруулах	Код үгийн тэмдэг агуулсан өгөгдөл оруулах. Зөвхөн in_valid баталгаажсан үед хүчинтэй. In_data дохио нь агуулсан вектор юм C x PAR тэмдэг. Хэрэв PAR < N, суваг бүрийн код үг нь хэд хэдэн циклээр ирдэг.
эрин үед	өгөгдөл	Оруулах	Ямар тэмдэг устгагдсаныг харуулсан өгөгдөл оруулах. Зөвхөн in_valid баталгаажсан үед хүчинтэй. Энэ нь вектор агуулсан байна C x PAR битүүд.
бэлэн болсон	бэлэн	Оруулах	Доод урсгалын модуль өгөгдлийг хүлээн авахад бэлэн байгааг илтгэх өгөгдөл дамжуулахад бэлэн дохио. Таныг бэлэн болсон дохиог өгөх үед эх сурвалж нь шинэ өгөгдөл (хэрэв байгаа бол) өгдөг бөгөөд бэлэн болсон_ дохиог идэвхгүй болгох үед шинэ өгөгдөл өгөхөө зогсооно.
хүчингүй	хүчинтэй	Гаралт	Өгөгдлийн хүчинтэй дохио. Гарах_өгөгдөл дээр хүчинтэй гаралт байх бүрд IP цөм нь out_valid дохиог өндөр баталдаг.
гадагш_дата	өгөгдөл	Гаралт	IP цөм нь out_valid дохиог баталгаажуулах үед код тайлагдсан гаралтыг агуулна. Залруулсан тэмдэгтүүд нь оруулсан дарааллаар нь байна. Энэ нь вектор агуулсан байна C x N тэмдэг.
out_error	алдаа	Гаралт	Засах боломжгүй код үгийг заана.

• Батлагдсан in_valid дохио нь хүчинтэй өгөгдлийг заана.
• Код үг бүр параллелизмын параметрээс хамааран хэд хэдэн циклээр ирж болно. Дизайн нь оролтын бүтцийг хянадаг тул интерфэйс дээр багцын хил хязгаарыг шаарддаггүй. Загварын зэрэгцээ сувгийн тоо нь бүх зэрэгцээ сувгийн функциональ нэгжийг хуулбарлах замаар дамжуулах чадварыг нэмэгдүүлдэг. Энэхүү загвар нь Avalon-ST интерфейсийн олон сувгийн дэмжлэгийг ашигладаггүй.
• Декодер хүчин төгөлдөр бус дохиог баталгаажуулах үед энэ нь гадагш гарсан_өгөгдлийн хүчинтэй өгөгдлийг өгдөг.
• Энэ нь цикл бүрт C код үгийг гаргадаг бөгөөд C нь зэрэгцээ сувгуудын тоо юм. IP цөм нь засч залруулах боломжгүй код үгийг хүлээн авах үед out_error дохиог баталгаажуулдаг, өөрөөр хэлбэл: IP цөм нь арилгах залруулга хийх чадвараас хэтэрсэн үед

Декодерын лавлагаа дизайныг устгах
Intel корпораци. Бүх эрх хуулиар хамгаалагдсан. Intel, Intel лого болон бусад Intel тэмдэг нь Intel корпораци эсвэл түүний охин компаниудын худалдааны тэмдэг юм. Intel нь өөрийн FPGA болон хагас дамжуулагч бүтээгдэхүүнүүдээ Intel-ийн стандарт баталгааны дагуу одоогийн техникийн үзүүлэлтүүдэд нийцүүлэн ажиллуулах баталгаа өгдөг ч аливаа бүтээгдэхүүн, үйлчилгээнд ямар ч үед мэдэгдэлгүйгээр өөрчлөлт оруулах эрхтэй. Intel нь бичгээр тохиролцсоноос бусад тохиолдолд энд дурдсан аливаа мэдээлэл, бүтээгдэхүүн, үйлчилгээг ашиглах, ашиглахаас үүдэн гарах хариуцлага, хариуцлага хүлээхгүй. Intel-ийн хэрэглэгчид нийтлэгдсэн мэдээлэлд найдах, бүтээгдэхүүн, үйлчилгээний захиалга өгөхөөс өмнө төхөөрөмжийн техникийн үзүүлэлтүүдийн хамгийн сүүлийн хувилбарыг авахыг зөвлөж байна.
Бусад нэр, брэндийг бусдын өмч гэж үзэж болно.

Баримт бичиг / нөөц

intel Erasure Decoder лавлагаа дизайн [pdf] Заавар Устгах декодерын лавлагааны дизайн, устгах декодлогч, устгах декодчилогчийн лавлагаа

Лавлагаа

• Хэрэглэгчийн гарын авлага