MICROCHIP Core16550 бүх нийтийн асинхрон хүлээн авагч дамжуулагч
Танилцуулга
Core16550 нь өргөн хэрэглэгддэг 16550 төхөөрөмжтэй програм хангамжийн нийцтэй байдлыг баталгаажуулдаг стандарт Universal Asynchronous Receiver-Transmitter (UART) юм. Энэ нь модем болон бусад цуваа төхөөрөмжүүдийн оролтын цуваа-зэрэгцээ өгөгдөл хувиргалтыг зохицуулж, эдгээр төхөөрөмжүүдэд CPU-ээс илгээсэн өгөгдлийг зэрэгцээ-цуваа руу хөрвүүлэх ажлыг гүйцэтгэдэг.
Дамжуулах явцад өгөгдлийг UART-ийн дамжуулагч Эхлээд орж, эхлээд гаргана (FIFO) буферт зэрэгцүүлэн бичдэг. Дараа нь өгөгдлийг гаралтад зориулж цуваа болгодог. Хүлээн авах үед UART нь ирж буй цуваа өгөгдлийг параллель болгон хувиргаж, процессорт хялбар хандах боломжийг олгодог.
16550 UART-ийн ердийн хэрэглээг дараах зурагт үзүүлэв.
Зураг 1. Ердийн 16550 Хэрэглээ
Хүснэгт 1. Core16550 Дүгнэлт
Гол онцлогууд
Core16550-ийн гол онцлогууд нь:
- Дамжуулагч болон хүлээн авагч нь CPU-д үзүүлэх тасалдлын тоог багасгахын тулд тус бүр нь 16 байт хүртэлх FIFO-оор буферлагдсан байдаг.
- Стандарт асинхрон холбооны битүүдийг (Start, Stop, Parity) нэмж эсвэл хасдаг.
- Бие даасан хяналттай дамжуулах, хүлээн авах, шугамын байдал, өгөгдлийн багц тасалдал
- Програмчлагдах боломжтой дамжуулагч генератор
- Модемийн хяналтын функцууд (CTSn, RTSn, DSRn, DTRn, RIn ба DCDn).
- Нарийвчилсан захын автобус (APB) бүртгэлийн интерфейс
Зогсоосон онцлогууд
Маш өндөр хурдны нэгдсэн хэлхээний (VHSIC) техник хангамжийн тайлбар хэл (VHDL)-ийн дэмжлэг энэ хувилбараас зогсох болно.
Core16550 Бүртгэлийн мэдээллийг өөрчлөх
Энэ хэсэг нь дэлгэрэнгүй мэдээллийг өгдөгview хамгийн сүүлийн хувилбараас эхлээд шинээр оруулсан функцүүдийн.
| Хувилбар | Шинэ юу байна |
| Core16550 v3.4 | Core16550 нь синтаксийн алдааны асуудал үүсгэж байсан системийн "break" түлхүүр үгийг бүртгэлийн нэр болгон ашигладаг. Энэ асуудлыг шийдэхийн тулд түлхүүр үгийг өөр нэрээр сольсон.
PolarFire® гэр бүлийн дэмжлэгийг нэмсэн |
| Core16550 v3.3 | Цацрагт тэсвэртэй FPGA (RTG4™) гэр бүлийн дэмжлэгийг нэмсэн |
- Функционал блокийн тайлбар (Асуулт асуух)
Энэ хэсэгт дараах зурагт үзүүлсэн дотоод блок диаграммын элемент бүрийн товч тайлбарыг өгнө.
Зураг 1-1. Core16550 блок диаграмм
Дотоод блок диаграмын элементүүд (Асуулт асуух)
Дараах хэсэгт дотоод блок диаграммын элементүүдийн талаарх мэдээллийг өгнө.
- RWControl (Асуулт асуух)
RWControl блок нь системийн процессор (зэрэгцээ) талтай харилцах харилцааг зохицуулах үүрэгтэй. Дотоод бүртгэлийн бүх бичих, унших ажлыг энэ блокоор гүйцэтгэдэг. - UART_Reg (Асуулт асуух)
UART_Reg блок нь төхөөрөмжийн бүх дотоод бүртгэлийг агуулна. - RXBlock (Асуулт асуух)
Энэ бол хүлээн авагчийн блок юм. RXBlock нь ирж буй цуваа үгийг хүлээн авдаг. Энэ нь 5, 6, 7 эсвэл 8 бит гэх мэт өгөгдлийн өргөнийг таних программчлагдсан; тэгш, сондгой эсвэл байхгүй зэрэг янз бүрийн паритын тохиргоо; мөн 1, 1½, 2 бит гэх мэт өөр өөр зогсоох битүүд. RXBlock нь оролтын өгөгдлийн урсгал дахь хэт ачааллын алдаа, фреймийн алдаа, паритын алдаа, завсарлага зэрэг алдааг шалгадаг. Хэрэв ирж буй үг ямар ч асуудалгүй бол түүнийг FIFO хүлээн авагчид байрлуулна. - Тасалдлын хяналт (Асуулт асуух)
Interrupt Control блок нь FIFO-ийн төлөв байдал, хүлээн авсан болон дамжуулсан өгөгдлөөс хамааран тасалдлын дохиог процессор руу буцааж илгээдэг. Тасалдлыг таних бүртгэл нь тасалдлын түвшинг өгдөг. Хоосон дамжуулалт/хүлээн авах буфер (эсвэл FIFO), тэмдэгт хүлээн авахад алдаа гарсан эсвэл процессорын анхаарлыг татах шаардлагатай бусад нөхцөлд тасалдлыг илгээдэг. - Дамжуулах хурд үүсгэгч (Асуулт асуух)
Энэ блок нь PCLK оролтыг авч програмчлагдсан утгад хуваана (1-ээс 216 – 1 хүртэл). Үр дүнг 16-д хувааж, дамжуулалтын цагийг (BAUDOUT) үүсгэнэ. - TXBlock (Асуулт асуух)
Transmit блок нь Transmit FIFO руу бичигдсэн өгөгдлийг дамжуулах ажлыг гүйцэтгэдэг. Энэ нь дамжуулж буй өгөгдөлд шаардлагатай Start, Parity, Stop битүүдийг нэмдэг бөгөөд ингэснээр хүлээн авагч төхөөрөмж алдаатай зөв ажиллах, хүлээн авах боломжтой болно.
Програм хангамжийн интерфейс (Асуулт асуух)
Core16550 бүртгэлийн тодорхойлолтууд болон хаягийн зураглалыг энэ хэсэгт тайлбарласан болно. Дараах хүснэгтэд Core16550 бүртгэлийн хураангуйг харуулав.
| PADDR[4:0]
(Хаяг) |
Хуваагч түгжээний хандалтын бит1
(DLAB) |
Нэр | Тэмдэг | Өгөгдмөл (дахин тохируулах) утга | Битийн тоо | Унших/бичих |
| 00 | 0 | Хүлээн авагчийн буферийн бүртгэл | RBR | XX | 8 | R |
| 00 | 0 | Дамжуулагчийг хадгалах бүртгэл | THR | XX | 8 | W |
| 00 | 1 | Хуваагч түгжээ (LSB) | DLR | 01 цаг | 8 | R/W |
| 04 | 1 | Хуваагч түгжээ (MSB) | DMR | 00 цаг | 8 | R/W |
| 04 | 0 | Бүртгэлийг идэвхжүүлэх тасалдал | IER | 00 цаг | 8 | R/W |
| 08 | X | Тасалдлын таних бүртгэл | IIR | C1 цаг | 8 | R |
| 08 | X | FIFO хяналтын бүртгэл | FCR | 01 цаг | 8 | W |
| 0C | X | Шугамын хяналтын бүртгэл | LCR | 00 цаг | 8 | R/W |
| 10 | X | Модемийн хяналтын бүртгэл | MCR | 00 цаг | 8 | R/W |
| 14 | X | Шугамын статусын бүртгэл | LSR | 60 цаг | 8 | R |
| 18 | X | Модемийн статусын бүртгэл | MSR | 00 цаг | 8 | R |
| 1C | X | Scratch Бүртгэл | SR | 00 цаг | 8 | R/W |
Чухал
DLAB нь шугамын хяналтын бүртгэлийн MSB (LCR бит 7) юм.
Хүлээн авагчийн буферийн бүртгэл (Асуулт асуух)
Хүлээн авагчийн буферын бүртгэлийг дараах хүснэгтэд тодорхойлсон.
Хүснэгт 1-2. Хүлээн авагчийн буферийн бүртгэл (Зөвхөн унших)—Хаяг 0 DLAB 0
| Бит | Нэр | Өгөгдмөл төлөв | Хүчин төгөлдөр мужууд | Чиг үүрэг |
| 7..0 | RBR | XX | 0..FFh | Хүлээн авсан өгөгдлийн битүүд. Бит 0 нь LSB бөгөөд эхний хүлээн авсан бит юм. |
Дамжуулагчийн бүртгэл (Асуулт асуух)
Transmitter Holding регистрийг дараах хүснэгтэд тодорхойлсон болно.
Хүснэгт 1-3. Дамжуулагчийг хадгалах бүртгэл—Зөвхөн бичнэ
| Бит | Нэр | Өгөгдмөл төлөв | Хүчин төгөлдөр мужууд | Чиг үүрэг |
| 7..0 | THR | XX | 0..FFh | Өгөгдлийн битийг дамжуулахын тулд. Бит 0 нь LSB бөгөөд эхлээд дамжуулагдана. |
FIFO хяналтын бүртгэл (Асуулт асуух)
FIFO хяналтын бүртгэлийг дараах хүснэгтэд тодорхойлсон болно.
| Бит (7:0) | Өгөгдмөл төлөв | Хүчин төгөлдөр мужууд | Чиг үүрэг |
| 0 | 1 | 0, 1 | Transceiver (Tx) болон Receiver (Rx) FIFO-г идэвхжүүлдэг. Бусад FCR битүүдийг бичих үед энэ битийг 1 болгож тохируулах ёстой, эс тэгвээс тэдгээрийг програмчлахгүй.
0: Идэвхгүй 1: Идэвхжүүлсэн |
| 1 | 0 | 0, 1 | Rx FIFO дахь бүх байтыг цэвэрлэж, тоолуурын логикийг дахин тохируулна. Shift бүртгэл арилаагүй байна.
0: Идэвхгүй 1: Идэвхжүүлсэн |
| 2 | 0 | 0, 1 | Tx FIFO дахь бүх байтыг цэвэрлэж, тоолуурын логикийг дахин тохируулна. Shift бүртгэл арилаагүй байна.
0: Идэвхгүй 1: Идэвхжүүлсэн |
| 3 | 0 | 0, 1 | 0: Нэг дамжуулалт DMA: CPU-ийн автобусны циклүүдийн хооронд хийсэн шилжүүлэг
1: Олон шилжүүлгийн DMA: Rx FIFO хоосон эсвэл Дамжуулах системийн оператор (TSO) Дамжуулах (XMIT) FIFO-г дүүргэх хүртэл хийсэн шилжүүлэг. FCR[0]-ыг 1 болгохын тулд FCR[3]-г 1 болгож тохируулах шаардлагатай. |
| 4, 5 | 0 | 0, 1 | Цаашид ашиглахаар нөөцөлсөн. |
| 6, 7 | 0 | 0, 1 | Эдгээр битүүд нь Rx FIFO тасалдлын гох түвшинг тохируулахад ашиглагддаг. 7 6 Rx FIFO триггерийн түвшин (байт)
0 0 01 0 1 04 1 0 08 1 1 14 |
Хуваагчийн хяналтын бүртгэл (Асуулт асуух)
Дамжуулах хурд (BR) цаг нь оролтын жишиг цаг (PCLK) 16 болон хуваагч утгыг хуваах замаар үүсдэг.
Дараахь хүснэгтэд эксийг жагсаавamp18.432 МГц-ийн жишиг цагийг ашиглах үед хүссэн BR-ийн хуваагч утгын le.
Хүснэгт 1-5. Хуваагч түгжээ (LS ба MS)
| Бит | Нэр | Өгөгдмөл төлөв | Хүчин төгөлдөр мужууд | Чиг үүрэг |
| 7..0 | DLR | 01 цаг | 01..FFh | Хуваагч утгын LSB |
| 7..0 | DMR | 00 цаг | 00..FFh | Хуваагч утгын MSB |
Хүснэгт 1-6. 18.432 МГц-ийн лавлах цагийн дамжуулах хурд ба хуваагчийн утгууд
| Дамжуулах хурд | Аравтын хуваагч (хуваагчийн утга) | Хувийн алдаа |
| 50 | 23040 | 0.0000% |
| 75 | 15360 | 0.0000% |
| 110 | 10473 | -0.2865% |
| 134.5 | 8565 | 0.0876% |
| 150 | 7680 | 0.0000% |
| 300 | 3840 | 0.0000% |
| 600 | 1920 | 0.0000% |
| 1,200 | 920 | 4.3478% |
| 1,800 | 640 | 0.0000% |
| Дамжуулах хурд | Аравтын хуваагч (хуваагчийн утга) | Хувийн алдаа |
| 2,000 | 576 | 0.0000% |
| 2,400 | 480 | 0.0000% |
| 3,600 | 320 | 0.0000% |
| 4,800 | 240 | 0.0000% |
| 7,200 | 160 | 0.0000% |
| 9,600 | 120 | 0.0000% |
| 19,200 | 60 | 0.0000% |
| 38,400 | 30 | 0.0000% |
| 56,000 | 21 | -2.0408% |
Бүртгэлийг таслахыг идэвхжүүлэх (Асуулт асуух)
Interrupt Enable бүртгэлийг дараах хүснэгтэд тодорхойлсон.
Хүснэгт 1-7. Тасалдлыг идэвхжүүлэх бүртгэл
| Бит | Нэр | Өгөгдмөл төлөв | Хүчинтэй төлөв | Чиг үүрэг |
| 0 | ERBFI | 0 | 0, 1 | "Хүлээн авсан өгөгдөл боломжтой тасалдал"-ыг идэвхжүүлнэ 0: Идэвхгүй
1: Идэвхжүүлсэн |
| 1 | ETBEI | 0 | 0, 1 | "Дамжуулагчийн бүртгэлийг хоосон тасалдуулах"-ыг идэвхжүүлнэ 0: Идэвхгүй
1: Идэвхжүүлсэн |
| 2 | ЭЛСИ | 0 | 0, 1 | “Хүлээн авагчийн шугамын төлөвийн тасалдлыг” идэвхжүүлнэ 0: Идэвхгүй
1: Идэвхжүүлсэн |
| 3 | EDSSI | 0 | 0, 1 | "Модемийн төлөвийн тасалдал"-ыг идэвхжүүлдэг 0: Идэвхгүй
1: Идэвхжүүлсэн |
| 7..4 | Захиалагдсан | 0 | 0 | Үргэлж 0 |
Тасалдлын таних бүртгэл (Асуулт асуух)
Тасалдлын таних бүртгэлийг дараах хүснэгтэд үзүүлэв. Хүснэгт 1-8. Тасалдлын таних бүртгэл
| Бит | Нэр | Өгөгдмөл төлөв | Хүчин төгөлдөр мужууд | Чиг үүрэг |
| 3..0 | IIR | 1h | 0..Ч | Тасалдлын таних битүүд. |
| 5..4 | Захиалагдсан | 00 | 00 | Үргэлж 00 |
| 7..6 | Горим | 11 | 11 | 11: FIFO горим |
Тасалдлын таних бүртгэлийн талбарыг дараах хүснэгтэд тодорхойлсон.
Хүснэгт 1-9. Тасалдлыг таних бүртгэлийн талбар (IIR)
| IIR утга[3:0)] | Тэргүүлэх түвшин | Тасалдлын төрөл | Тасалдлын эх сурвалж | Дахин тохируулах хяналтын тасалдал |
| 0110 | Хамгийн өндөр | Хүлээн авагчийн шугамын төлөв | Overrun алдаа, паритын алдаа, фреймийн алдаа эсвэл тасалдал | Шугамын статусын бүртгэлийг уншиж байна |
| 0100 | Хоёрдугаарт | Хүлээн авсан өгөгдөл боломжтой | Хүлээн авагчийн өгөгдөл боломжтой | Хүлээн авагчийн буферийн бүртгэл эсвэл FIFO-г унших нь гох түвшнээс доош унана |
| Хүснэгт 1-9. Тасалдлыг таних бүртгэлийн талбар (IIR) (үргэлжлэл) | ||||
| IIR утга[3:0)] | Тэргүүлэх түвшин | Тасалдлын төрөл | Тасалдлын эх сурвалж | Дахин тохируулах хяналтын тасалдал |
| 1100 | Хоёрдугаарт | Тэмдэгтийн хугацаа хэтэрсэн заалт | Сүүлийн дөрвөн тэмдэгтийн хугацаанд Rx FIFO-с ямар ч тэмдэгт уншаагүй бөгөөд энэ хугацаанд дор хаяж нэг тэмдэгт орсон байна. | Хүлээн авагчийн буферийн бүртгэлийг уншиж байна |
| 0010 | Гуравдугаарт | Дамжуулагчийн бүртгэл хоосон | Дамжуулагчийн бүртгэл хоосон | IIR-г унших эсвэл Transmitter Holding бүртгэлд бичих |
| 0000 | Дөрөвдүгээрт | Модемийн байдал | Илгээхийг арилгах, Өгөгдлийн багц бэлэн, Дууны дохио эсвэл Өгөгдөл тээвэрлэгчийг илрүүлэх | Орчин үеийн статусын бүртгэлийг уншиж байна |
Шугамын хяналтын бүртгэл (Асуулт асуух)
Шугамын хяналтын бүртгэлийг дараах хүснэгтэд үзүүлэв. Хүснэгт 1-10. Шугамын хяналтын бүртгэл
| Бит | Нэр | Өгөгдмөл төлөв | Хүчин төгөлдөр мужууд | Чиг үүрэг |
| 1..0 | WLS | 0 | 0..3 цаг | Үгийн урт 00: 5 битийг сонгоно
01: 6 бит 10: 7 бит 11: 8 бит |
| 2 | STB | 0 | 0, 1 | Зогсоох битийн тоо 0: 1 Зогсоох бит
1: 1½ WLS = 00 үед зогсоох битүүд 2: Бусад тохиолдолд зогсоох битүүд |
| 3 | ҮЗЭГ | 0 | 0, 1 | Parity Enable 0: Идэвхгүй
1: Идэвхжүүлсэн. Паритетийг дамжуулалтад нэмж, хүлээн авахдаа шалгана. |
| 4 | EPS | 0 | 0, 1 | Тэгш тэгшитгэл 0 сонгох: Сондгой тэнцэл
1: Бүр тэгш байдал |
| 5 | SP | 0 | 0, 1 | Stick Parity 0: Идэвхгүй
1: Идэвхжүүлсэн Stick parity идэвхжсэн үед дараах паритын дэлгэрэнгүй мэдээлэл байна: Бит 4..3 11: 0-ийг Паритын бит болгон илгээж, хүлээн авахдаа шалгана. 01: 1-ийг Паритын бит болгон илгээж, хүлээн авахдаа шалгана. |
| 6 | SB | 0 | 0, 1 | Завсарлага 0: Идэвхгүй
1: Завсарлага тохируулна уу. SOUT нь албадан 0. Энэ нь дамжуулагчийн логикт ямар ч нөлөө үзүүлэхгүй. Битийг 0 болгосноор завсарлага идэвхгүй болно. |
| 7 | DLAB | 0 | 0, 1 | Хуваагч түгжээний хандалтын бит
0: Идэвхгүй. Хэвийн хаяглалтын горимыг ашиглаж байна. 1: Идэвхжүүлсэн. 0 ба 1 хаяг руу унших, бичих үед хуваагч түгжээний бүртгэлд хандах боломжийг олгоно. |
Модемийн хяналтын бүртгэл (Асуулт асуух)
Модемийн хяналтын бүртгэлийг дараах хүснэгтэд үзүүлэв.
| Бит | Нэр | Өгөгдмөл төлөв | Хүчин төгөлдөр мужууд | Чиг үүрэг |
| 0 | DTR | 0 | 0, 1 | Data Terminal Ready (DTRn) гаралтыг хянадаг. 0: DTRn <= 1
1: DTRn <= 0 |
| 1 | RTS | 0 | 0, 1 | Илгээх хүсэлт (RTSn) гаралтыг хянадаг. 0: RTSn <= 1
1: RTSn <= 0 |
| 2 | Гарсан1 | 0 | 0, 1 | Гаралтын 1 (OUT1n) дохиог удирдана. 0: OUT1n <= 1
1: OUT1n <= 0 |
| 3 | Гарсан2 | 0 | 0, 1 | Гаралтын 2 (OUT2n) дохиог удирдана. 0: OUT2n <= 1
1: OUT2n <= 0 |
| 4 | Гогцоо | 0 | 0, 1 | Давталтыг идэвхжүүлэх бит 0: Идэвхгүй
1: Идэвхжүүлсэн. Loop горимд дараахь зүйл тохиолддог. SOUT-г 1 болгож тохируулсан. SIN, DSRn, CTSn, RIn, DCDn оролтууд салгагдсан. Transmitter Shift регистрийн гаралт нь Receiver Shift регистр рүү буцаагдана. Модемийн удирдлагын гаралтууд (DTRn, RTSn, OUT1n ба OUT2n) байна модемийн удирдлагын оролтуудад дотооддоо холбогдсон ба модемийн удирдлагын гаралтын зүүг 1-ээр тохируулсан. Loopback горимд дамжуулагдсан өгөгдлийг шууд хүлээн авч, CPU-д UART-ийн ажиллагааг шалгах боломжийг олгоно. Тасалдал нь Loop горимд ажиллаж байна. |
| 7..4 | Захиалагдсан | 0h | 0 | Захиалагдсан |
Шугамын статусын бүртгэл (Асуулт асуух)
Шугамын статусын бүртгэлийг дараах хүснэгтэд тодорхойлсон болно.
Хүснэгт 1-12. Шугамын статусын бүртгэл-Зөвхөн унших
| Бит | Нэр | Өгөгдмөл төлөв | Хүчин төгөлдөр мужууд | Чиг үүрэг |
| 0 | DR | 0 | 0, 1 | Data Ready үзүүлэлт
1 өгөгдлийн байт хүлээн авч, хүлээн авах буфер эсвэл FIFO-д хадгалагдсан үед. CPU хүлээн авах буфер эсвэл FIFO-аас өгөгдлийг унших үед DR нь 0 болж арилдаг. |
| 1 | OE | 0 | 0, 1 | Хэт хэтэрсэн алдааны үзүүлэлт
Энэ нь CPU хүлээн авах буферээс байтыг уншихаас өмнө шинэ байт хүлээн авсан бөгөөд өмнөх өгөгдлийн байт устгагдсаныг илтгэнэ. CPU нь Line Status бүртгэлийг унших үед OE цэвэрлэгддэг. Хэрэв өгөгдөл FIFO-г гох түвшингээс хэтрүүлсээр байвал FIFO дүүрч, дараагийн тэмдэгт бүрэн дуусмагц хэтрүүлэх алдаа гарна. Shift бүртгэлд хүлээн авсан. Shift регистр дэх тэмдэгтийг дарж бичсэн боловч FIFO руу шилжүүлдэггүй. |
| 2 | PE | 0 | 0, 1 | Паритын алдааны үзүүлэлт
Хүлээн авсан байт нь паритын алдаатай байгааг илтгэнэ. CPU нь Line Status бүртгэлийг унших үед PE арилдаг. Энэ алдаа нь холбогдох тэмдэгт нь FIFO-ийн дээд талд байх үед CPU-д илэрдэг. |
| 3 | FE | 0 | 0, 1 | Хүрээний алдааны үзүүлэлт
Хүлээн авсан байт хүчинтэй Stop битгүй байгааг илтгэнэ. CPU нь Line Status бүртгэлийг унших үед FE арилдаг. UART нь фрэймийн алдаа гарсны дараа дахин синхрончлохыг оролдох болно. Үүнийг хийхийн тулд фрэймийн алдаа нь дараагийн Start битээс болсон гэж үздэг тул sampЭнэ Start битийг хоёр удаа оруулаад дараа нь өгөгдлийг хүлээн авч эхэлнэ. Энэ алдаа нь холбогдох тэмдэгт нь FIFO-ийн дээд талд байх үед CPU-д илэрдэг. |
| Хүснэгт 1-12. Шугамын статусын бүртгэл—Зөвхөн унших (үргэлжлэл) | ||||
| Бит | Нэр | Өгөгдмөл төлөв | Хүчин төгөлдөр мужууд | Чиг үүрэг |
| 4 | BI | 0 | 0, 1 | Break Interrupt заагч
Хүлээн авсан өгөгдөл нь 0-д байгаа нь үг дамжуулах бүрэн хугацаанаас урт байгааг илтгэнэ (Эхлэх бит + Өгөгдлийн битүүд + Паритет + Зогсоох битүүд). CPU нь Line Status бүртгэлийг унших үед BI цэвэрлэгддэг. Энэ алдаа нь холбогдох тэмдэгт нь FIFO-ийн дээд талд байх үед CPU-д илэрдэг. Завсарлага үүсэх үед FIFO-д зөвхөн нэг тэг тэмдэгт ачаалагдана. |
| 5 | ГУРАВ | 1 | 0, 1 | Transmitter Holding Register Empty (THRE) заагч
UART нь шинэ өгөгдлийн байт дамжуулахад бэлэн байгааг харуулж байна. Interrupt Enable регистр дэх бит 1 (ETBEI) 1 байхад THRE нь CPU-д тасалдал үүсгэдэг. TX FIFO хоосон үед энэ битийг тохируулна. TX FIFO-д дор хаяж нэг байт бичигдсэн тохиолдолд энэ нь арилдаг. |
| 6 | TEMT | 1 | 0, 1 | Дамжуулагч хоосон заагч
Дамжуулагч FIFO болон Shift регистр хоёулаа хоосон байх үед энэ битийг 1 болгож тохируулна. |
| 7 | FIER | 0 | 1 | Энэ битийг FIFO-д дор хаяж нэг паритын алдаа, фреймийн алдаа эсвэл таслах заалт байгаа тохиолдолд тохируулна. Хэрэв FIFO-д дараагийн алдаа гарахгүй бол CPU LSR-ийг унших үед FIER арилдаг. |
Модемийн статусын бүртгэл (Асуулт асуух)
Модемийн статусын бүртгэлийг дараах хүснэгтэд үзүүлэв.
Хүснэгт 1-13. Модемийн статусын бүртгэл-Зөвхөн унших
| Бит | Нэр | Өгөгдмөл төлөв | Хүчин төгөлдөр мужууд | Чиг үүрэг |
| 0 | DCTS | 0 | 0, 1 | Delta Clear to Send заагч.
Энэ нь CTSn оролт нь хамгийн сүүлд CPU уншсанаас хойш төлөв өөрчлөгдсөнийг илтгэнэ. |
| 1 | DDSR | 0 | 0, 1 | Delta Data Set Ready үзүүлэлт
DSRn оролт нь хамгийн сүүлд CPU уншсанаас хойш төлөв өөрчлөгдсөнийг илтгэнэ. |
| 2 | ТЕРИ | 0 | 0, 1 | Бөгжний арын ирмэгийн заагч мэдрэгч. RI оролт 0-ээс 1 болж өөрчлөгдсөнийг илтгэнэ. |
| 3 | DDCD | 0 | 0, 1 | Delta Data Carrier Detect заагч нь DCD оролтын төлөв өөрчлөгдсөнийг илтгэнэ.
Тайлбар: 0, 1, 2 эсвэл 3-р битийг 1 болгож тохируулах бүрд модемийн төлөвийн тасалдал үүсдэг. |
| 4 | CTS | 0 | 0, 1 | Илгээхийн тулд цэвэрлэ
CTSn оролтын нэмэлт. Модемийн хяналтын бүртгэлийн (MCR) 4-р битийг 1 (гогцоо) гэж тохируулсан үед энэ бит нь MCR дахь DTR-тэй тэнцэнэ. |
| 5 | DSR | 0 | 0, 1 | Өгөгдлийн багц бэлэн байна
DSR оролтын нэмэлт. MCR-ийн 4-р битийг 1 (гогцоо) болгоход энэ бит нь MCR-ийн RTSn-тэй тэнцүү байна. |
| 6 | RI | 0 | 0, 1 | Бөгжний үзүүлэлт
RIn оролтын нэмэлт. MCR-ийн 4-р битийг 1 (гогцоо) болгоход энэ бит нь MCR-ийн OUT1-тэй тэнцүү байна. |
| 7 | DCD | 0 | 0, 1 | Өгөгдөл тээвэрлэгч илрүүлэх
DCDn оролтын нэмэлт. MCR-ийн 4-р битийг 1 (гогцоо) болгоход энэ бит нь MCR-ийн OUT2-тэй тэнцүү байна. |
Scratch Register (Асуулт асуух)
Scratch бүртгэлийг дараах хүснэгтэд тодорхойлсон.
| Бит | Нэр | Өгөгдмөл төлөв | Чиг үүрэг |
| 7..0 | SCR | 00 цаг | CPU-ийн унших/бичих бүртгэл. UART үйл ажиллагаанд нөлөө үзүүлэхгүй. |
Хэрэгслийн урсгал (Асуулт асуух)
Энэ хэсэгт багаж хэрэгслийн урсгалын талаарх дэлгэрэнгүй мэдээллийг өгнө.
SmartDesign (Асуулт асуух)
Core16550-г SmartDesign IP байршуулах дизайны орчинд татаж авах боломжтой. Гол нь SmartDesign доторх GUI тохиргоог ашиглан тохируулагдсан бөгөөд дараах зургийг үзнэ үү.
SmartDesign-ийг хэрхэн ашиглах талаар мэдээлэл авахыг хүсвэл SmartDesign хэрэглэгчийн гарын авлагаас үзнэ үү.
Зураг 2-1. Core16550 тохиргоо
Симуляцийн урсгал (Асуулт асуух)
Core16550-д зориулсан хэрэглэгчийн testbench нь бүх хувилбарт багтсан болно.
Загварчлалыг ажиллуулахын тулд SmartDesign доторх User Testbench Flow сонголтыг сонгоод SmartDesign цэсэн дэх Дизайн үүсгэх дээр дарна уу. Хэрэглэгчийн testbench нь Core Testbench Configuration GUI-ээр сонгогддог.
SmartDesign нь Libero SoC төслийг үүсгэх үед хэрэглэгчийн тестийг суулгадаг files.
Хэрэглэгчийн testbench-ийг ажиллуулахын тулд Libero SoC Design Hierarchy хэсэгт Core16550 instanation-д дизайны үндэсийг тохируулаад SoC Design Flow цонхон дээрх Simulation дүрс дээр дарна уу. Энэ нь ModelSim®-ийг дуудаж, симуляцийг автоматаар ажиллуулдаг.
Libero SoC дахь синтез (Асуулт асуух)
Libero SoC дээрх Синтез дүрс дээр дарна уу. Синтезийн цонх гарч ирнэ. Synplify® төсөл. Verilog ашиглаж байгаа бол Synplify-г Verilog 2001 стандартыг ашиглахаар тохируулна уу. Синтезийг ажиллуулахын тулд Run дүрс дээр дарна уу.
Libero SoC дахь газар ба маршрут (Асуулт асуух)
Загварын маршрутыг зөв тохируулж, Синтезийг ажиллуулахын тулд Libero SoC дээрх Layout дүрс дээр товшоод Designer-г дуудна уу. Core16550 нь газар, маршрутын тусгай тохиргоог шаарддаггүй.
Core16550 (Асуулт асуух)
Энэ хэсэгт энэ цөмд ашигласан параметрүүдийн талаарх мэдээллийг өгнө.
Параметрүүд (Асуулт асуух)
Core16550 нь дээд түвшний параметрүүдийг дэмждэггүй.
Үндсэн интерфейс (Асуулт асуух)
Энэ хэсэгт оролт, гаралтын хураангуй мэдээллийг өгдөг.
Оролт/гаралтын дохионы тайлбар (Асуулт асуух)
Дараах нь Core16550 I/O тодорхойлолтуудыг жагсаав.
| Нэр | Төрөл | Туйлшрал | Тодорхойлолт |
| УРЬДЧИЛСАН | Оруулах | Бага | Мастер дахин тохируулах |
| PCLK | Оруулах | - | Мастер цаг
PCLK нь Хуваагч регистрүүдийн утгад хуваагдана. Үр дүнг 16-д хувааж, дамжуулах хурдыг гаргана. Үр дүнгийн дохио нь BAUDOUT дохио юм. Энэ зүүний өсөх ирмэг нь бүх оролт, гаралтын дохиог strobe хийхэд ашиглагддаг. |
| PWRITE | Оруулах | Өндөр | APB бичих/унших боломжтой, идэвхтэй-өндөр.
ӨНДӨР үед өгөгдөл заасан хаягийн байршилд бичигдэнэ. LOW үед заасан хаягийн байршлаас өгөгдлийг уншина. |
| PADDR[4:0] | Оруулах | - | APB хаяг
Энэ автобус нь CPU-г Core16550-ийн регистрийн хаяг руу унших эсвэл бичих холбоосыг өгдөг. |
| PSEL | Оруулах | Өндөр | APB сонгох
Энэ нь PENABLE-ийн хамт ӨНДӨР байвал Core16550 руу унших, бичих боломжтой болно. |
| PWDATA[7:0] | Оруулах | - | Өгөгдөл оруулах автобус
Энэ автобусны өгөгдөл нь бичих мөчлөгийн үед хаяглагдсан бүртгэлд бичигдэнэ. |
| ТОГТОЛЦОХ | Оруулах | Өндөр | APB идэвхжүүлэх
Энэ нь PSEL-ийн хамт ӨНДӨР байх үед Core16550 руу унших, бичих боломжтой болно. |
| PRDATA[7:0] | Гаралт | - | Өгөгдлийн гаралтын автобус
Энэ автобус нь унших циклийн үед хаяглагдсан регистрийн утгыг агуулна. |
| CTSn | Оруулах | Бага | Илгээхийн тулд цэвэрлэ
Энэхүү идэвхтэй-бага дохио нь залгагдсан төхөөрөмж (модем) өгөгдөл хүлээн авахад бэлэн болсныг харуулах оролт юм. Core16550 нь энэ мэдээллийг Модемийн статусын бүртгэлээр дамжуулан CPU-д дамжуулдаг. Энэ бүртгэл нь CTSn дохио сүүлийн удаа өөрчлөгдсөн бол бүртгэлийг уншсан болохыг харуулж байна. |
| DSRn | Оруулах | Бага | Өгөгдлийн багц бэлэн байна
Энэхүү идэвхтэй-бага дохио нь залгагдсан төхөөрөмж (модем) Core16550-тэй холболт хийхэд бэлэн болсныг илтгэх оролт юм. Core16550 нь энэ мэдээллийг Модемийн статусын бүртгэлээр дамжуулан CPU-д дамжуулдаг. Энэ бүртгэл нь регистрийг хамгийн сүүлд уншсанаас хойш DSRn дохио өөрчлөгдсөн эсэхийг мөн зааж өгнө. |
| DCDn | Оруулах | Бага | Өгөгдөл тээвэрлэгч илрүүлэх
Энэхүү идэвхтэй-бага дохио нь залгагдсан төхөөрөмж (модем) нь зөөгчийг илрүүлсэн тухай илтгэх оролт юм. Core16550 нь энэ мэдээллийг Модемийн статусын бүртгэлээр дамжуулан CPU-д дамжуулдаг. Энэ бүртгэл нь регистрийг хамгийн сүүлд уншсанаас хойш DCDn дохио өөрчлөгдсөн эсэхийг мөн зааж өгнө. |
| НҮГЭЛ | Оруулах | - | Цуваа оролтын өгөгдөл
Энэ өгөгдлийг Core16550 руу дамжуулдаг. Энэ нь PCLK оролтын зүүтэй синхрончлогдсон. |
| Rin | Оруулах | Бага | Бөгжний үзүүлэлт
Энэ идэвхтэй-бага дохио нь залгагдсан төхөөрөмж (модем) утасны шугам дээр дуугарах дохиог мэдэрсэн үед харуулсан оролт юм. Core16550 нь энэ мэдээллийг Модемийн статусын бүртгэлээр дамжуулан CPU-д дамжуулдаг. Энэ бүртгэл нь RIn-ийн арын ирмэг хэзээ мэдрэгдсэнийг мөн зааж өгдөг. |
| ЗӨВ | Гаралт | - | Цуваа гаралтын өгөгдөл
Энэ өгөгдлийг Core16550-аас дамжуулдаг. Энэ нь BAUDOUT гаралтын зүүтэй синхрончлогдсон. |
| RTSn | Гаралт | Бага | Илгээх хүсэлт
Энэхүү идэвхтэй-бага гаралтын дохио нь Core16550 нь өгөгдөл илгээхэд бэлэн болсон тухай залгагдсан төхөөрөмжид (модем) мэдэгдэхэд ашиглагддаг. Энэ нь Модемийн хяналтын регистрээр дамжуулан CPU-ээр програмчлагдсан байдаг. |
| Хүснэгт 4-1. Оролт гаралтын дохионы хураангуй (үргэлжлэл) | |||
| Нэр | Төрөл | Туйлшрал | Тодорхойлолт |
| DTRn | Гаралт | Бага | Өгөгдлийн терминал бэлэн
Энэхүү идэвхтэй-бага гаралтын дохио нь Core16550 нь харилцаа холбооны холбоосыг бий болгоход бэлэн болсон тухай залгагдсан төхөөрөмжид (модем) мэдээлдэг. Энэ нь Модемийн хяналтын регистрээр дамжуулан CPU-ээр програмчлагдсан байдаг. |
| OUT1n | Гаралт | Бага | Үр дүн 1
Энэ идэвхтэй-бага гаралт нь хэрэглэгчийн тодорхойлсон дохио юм. CPU нь энэ дохиог Модемийн хяналтын регистрээр программчилж, эсрэг утгатай тохируулна. |
| OUT2n | Гаралт | Бага | Үр дүн 2
Энэхүү идэвхтэй-бага гаралтын дохио нь хэрэглэгчийн тодорхойлсон дохио юм. Энэ нь Модемийн хяналтын регистрээр дамжуулан CPU-ээр програмчлагдсан бөгөөд эсрэг утгатай байна. программчилсан. |
| INTR | Гаралт | Өндөр | Тасалдал хүлээгдэж байна
Энэхүү идэвхтэй-өндөр гаралтын дохио нь Core16550-ийн тасалдлын гаралтын дохио юм. Энэ нь тодорхой үйл явдал дээр идэвхтэй байхаар программчлагдсан бөгөөд ийм үйл явдал болсон тухай CPU-д мэдээлдэг (дэлгэрэнгүй мэдээллийг Тасалдлыг таних бүртгэлээс үзнэ үү). Дараа нь CPU зохих арга хэмжээг авна. |
| BAUDOUTn | Гаралт | Бага | Бауд гарлаа
Энэ нь SOUT-аас өгөгдлийн гаралтын урсгалыг синхрончлоход зориулагдсан оролтын цагнаас гаргаж авсан гаралтын цагийн дохио юм. |
| RXRDYN | Гаралт | Бага | Хүлээн авагч нь дамжуулалтыг хүлээн авахад бэлэн байна.
CPU нь Core16550-ийн хүлээн авагчийн хэсэг нь өгөгдлийг унших боломжтой гэдгийг идэвхтэй-бага гаралтын дохиогоор илэрхийлдэг. |
| TXRDYN | Гаралт | Бага | Өгөгдөл дамжуулахад бэлэн дамжуулагч.
Энэхүү идэвхтэй-бага дохио нь CPU-д Core16550-ийн дамжуулагч хэсэгт өгөгдөл бичих зай байгааг харуулж байна. |
| rxfifo_хоосон | Гаралт | Өндөр | FIFO-г хоосон хүлээн авна уу.
Хүлээн авах FIFO хоосон үед энэ дохио ӨНДӨР болно. |
| rxfifo_full | Гаралт | Өндөр | FIFO-г бүрэн хүлээн авна уу.
Хүлээн авах FIFO дүүрсэн үед энэ дохио өндөр болно. |
Цагийн диаграм (Асуулт асуух)
Энэ хэсэгт энэ үндсэн цаг хугацааны диаграммыг өгдөг.
Өгөгдөл бичих мөчлөг ба өгөгдөл унших мөчлөг (Асуулт асуух)
Зураг 5-1 ба Зураг 5-2 нь APB системийн цаг, PCLK-тэй харьцуулахад бичих мөчлөг ба унших мөчлөгийн цаг хугацааны хамаарлыг дүрсэлсэн.
Бүртгүүлэх бичих (Асуулт асуух)
Дараах зурагт Хаяг, Сонгох, Идэвхжүүлэх дохионууд түгжигдсэн бөгөөд PCLK-ийн өсөх ирмэгээс өмнө хүчинтэй байх ёстой. Бичлэг нь PCLK дохионы өсөлтийн ирмэг дээр тохиолддог.
Бүртгэл уншина уу (Асуулт асуух)
Дараах зурагт Хаяг, Сонгох, Идэвхжүүлэх дохионууд түгжигдсэн бөгөөд PCLK-ийн өсөх ирмэгээс өмнө хүчинтэй байх ёстой. Унших нь PCLK дохионы өсөлтийн ирмэг дээр тохиолддог. 
Тайлбар болон цаг хугацааны долгионы хэлбэрийн талаар илүү дэлгэрэнгүй мэдээлэл авахыг хүсвэл AMBA тодорхойлолтыг үзнэ үү.
Хүлээн авагчийн синхрончлол (Асуулт асуух)
Хүлээн авагч нь ирж буй өгөгдлийн урсгалаас бага төлөвийг илрүүлэх үед түүнтэй синхрончлогддог. Эхлэлийн ирмэгийн дараа UART нь 1.5 × (хэвийн битийн урт) хүлээнэ. Энэ нь дараагийн бит бүрийг өргөнийх нь дундуур уншихад хүргэдэг. Дараах зурагт энэ синхрончлолын үйл явцыг дүрсэлсэн байна.
Зураг 5-3. Хүлээн авагчийн синхрончлол
Testbench-ийн ажиллагаа (Асуулт асуух)
Core16550: Verilog хэрэглэгчийн testbench-ээр зөвхөн нэг testbench хангагдсан. Энэ бол Verilog дээр бичигдсэн хэрэглэхэд хялбар тест юм. Энэхүү testbench нь хэрэглэгчийн өөрчлөлтөд зориулагдсан.
Хэрэглэгчийн Testbench (Асуулт асуух)
Дараах зурагт экс-ийн блок диаграммыг харуулавample хэрэглэгчийн дизайн болон testbench.
Зураг 6-1. Core16550 хэрэглэгчийн Testbench
Хэрэглэгчийн testbench нь энгийн экс-г агуулдагample дизайн нь өөрийн загвараа хэрэгжүүлэхийг хүссэн хэрэглэгчдэд зориулсан лавлагаа болж өгдөг.
Өмнө нь тестийн тавцанample, хэрэглэгчийн загвар нь баталгаажуулалтын тестийн хэсэгт туршсан функцын дэд багцыг хэрэгжүүлдэг бөгөөд дэлгэрэнгүй мэдээллийг User Testbench-ээс үзнэ үү. Үзэл баримтлалын хувьд, Зураг 6-1-д үзүүлсэнчлэн Core16550-ийн загварчлалыг зан үйлийн микроконтроллер болон дуурайлган давталтын холболт ашиглан загварчилсан болно. Жишээ ньample, хэрэглэгчийн testbench нь ижил Core16550 нэгжээр дамжуулах болон хүлээн авахыг харуулдаг тул та энэ цөмийг хэрхэн ашиглах талаар үндсэн ойлголттой болох боломжтой.
Хэрэглэгчийн testbench нь Core16550-ийн үндсэн тохиргоо, дамжуулах, хүлээн авах үйлдлүүдийг харуулж байна. Хэрэглэгчийн testbench нь дараах алхмуудыг гүйцэтгэдэг.
- Хяналтын бүртгэлд бичнэ үү.
- Хүлээн авсан өгөгдлийг шалгана уу.
- Дамжуулах, хүлээн авахыг асаана уу.
- Хяналтын бүртгэлийг уншина уу.
- Нэг байт дамжуулах, хүлээн авах.
Төхөөрөмжийн ашиглалт ба гүйцэтгэл (Асуулт асуух)
Дараах хүснэгтэд Core16550 ашиглалт болон гүйцэтгэлийн өгөгдлийг жагсаав. Хүснэгт 7-1. Core16550 ашиглалт ба гүйцэтгэлийн PolarFire болон PolarFire SoC
| Төхөөрөмжийн дэлгэрэнгүй мэдээлэл | Нөөц | RAM | |||
| Гэр бүл | Төхөөрөмж | 4LUT | DFF | Логик элементүүд | μSRAM |
| PolarFire® | MPF100T- FCSG325I | 752 | 284 | 753 | 2 |
| PolarFire®SoC | MPFS250TS- FCSG536I | 716 | 284 | 720 | 2 |
| RTG4™ | RT4G150- 1CG1657M | 871 | 351 | 874 | 2 |
| IGLOO® 2 | M2GL050TFB GA896STD | 754 | 271 | 1021 | 2 |
| SmartFusion® 2 | M2S050TFBG A896STD | 754 | 271 | 1021 | 2 |
| SmartFusion® | A2F500M3G- STD | 1163 | 243 | 1406 | 2 |
| IGLOO®/IGLOOE | AGL600- STD/AGLE600 V2 | 1010 | 237 | 1247 | 2 |
| Fusion | AFS600-STD | 1010 | 237 | 1247 | 2 |
| ProASIC® 3/E | A3P600-STD | 1010 | 237 | 1247 | 2 |
| ProASIC Plus® | APA075-STD | 1209 | 233 | 1442 | 2 |
| RTAX-S | RTAX250S- STD | 608 | 229 | 837 | 2 |
| Axcelerator® | AX125-STD | 608 | 229 | 837 | 2 |
Шийдвэрлэсэн асуудлууд (Асуулт асуух)
Дараах хүснэгтэд Core16550-н янз бүрийн хувилбаруудын шийдэгдсэн бүх асуудлыг жагсаав.
Хүснэгт 8-1. Шийдвэрлэсэн асуудлууд
| Хувилбар | Өөрчлөлтүүд |
| v3.4 | Core16550 нь системийн Verilog түлхүүр үгийг "break" гэж регистр нэр болгон ашигладаг бөгөөд энэ нь синтаксийн алдааны асуудал үүсгэдэг. Түлхүүр үгийг өөр нэрээр солих замаар үүнийг зассан. PolarFire® гэр бүлийн дэмжлэгийг нэмсэн |
Хяналтын түүх (Асуулт асуух)
Хяналтын түүх нь баримт бичигт хэрэгжсэн өөрчлөлтүүдийг тайлбарладаг. Өөрчлөлтүүдийг хамгийн сүүлийн үеийн хэвлэлээс эхлээд засварын дагуу жагсаав.
Microchip FPGA дэмжлэг
Microchip FPGA бүтээгдэхүүний групп нь Хэрэглэгчийн үйлчилгээ, Хэрэглэгчийн техникийн дэмжлэг үзүүлэх төв, webсайт, дэлхий даяарх борлуулалтын оффисууд. Үйлчлүүлэгчид асуулгад аль хэдийн хариулсан байх магадлалтай тул дэмжлэгтэй холбогдохын өмнө Microchip-ийн онлайн эх сурвалжид зочлохыг зөвлөж байна.
-ээр дамжуулан Техникийн дэмжлэгийн төвтэй холбогдоно уу webсайт дээр www.microchip.com/support FPGA төхөөрөмжийн хэсгийн дугаарыг дурдаж, тохирох тохиолдлын ангиллыг сонгож, дизайныг байршуулна уу files техникийн тусламжийн хэрэг үүсгэх үед.
Бүтээгдэхүүний үнэ, бүтээгдэхүүний шинэчлэл, шинэчлэлтийн мэдээлэл, захиалгын байдал, зөвшөөрөл гэх мэт техникийн бус бүтээгдэхүүний дэмжлэг авахын тулд Хэрэглэгчийн үйлчилгээтэй холбогдоно уу.
- Хойд Америкаас 800.262.1060 руу залгаарай
- Дэлхийн бусад улс орнуудаас 650.318.4460 руу залгаарай
- Факс, дэлхийн хаанаас ч, 650.318.8044
Микрочипийн мэдээлэл
Барааны тэмдэг
“Microchip” нэр ба лого, “M” лого болон бусад нэр, лого, брэндүүд нь АНУ болон/эсвэл бусад улс дахь Microchip Technology Incorporated буюу түүний салбар ба/эсвэл охин компаниудын бүртгэлтэй, бүртгэлгүй худалдааны тэмдэг юм (“Microchip” Барааны тэмдэг"). Микрочип барааны тэмдгийн талаарх мэдээллийг эндээс авах боломжтой https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
ISBN:
Хууль эрх зүйн мэдэгдэл
- Энэхүү хэвлэл болон энд байгаа мэдээллийг зөвхөн Microchip бүтээгдэхүүнүүд, түүний дотор Microchip-ийн бүтээгдэхүүнийг өөрийн программтай зохиох, турших, нэгтгэх зэрэгт ашиглаж болно. Энэ мэдээллийг ашиглах
бусад хэлбэрээр эдгээр нөхцөлийг зөрчсөн. Төхөөрөмжийн хэрэглээний талаарх мэдээллийг зөвхөн танд тав тухтай байлгах үүднээс өгсөн бөгөөд шинэчлэлтүүдээр солигдож болно. Өргөдөл нь таны техникийн шаардлагад нийцэж байгаа эсэхийг шалгах нь таны үүрэг хариуцлага юм. Нэмэлт дэмжлэг авахын тулд орон нутгийн Microchip-ийн борлуулалтын албатай холбогдож, нэмэлт тусламж авах боломжтой www.microchip.com/en-us/support/design-help/client-support-services - ЭНЭ МЭДЭЭЛЭЛИЙГ МИКРОЧИПГЭЭР “Байгаагаараа” ӨГӨӨ. МИКРОЧИП НЬ ИЛЭРХИЙ ЭСВЭЛ далд, бичгээр болон аман хэлбэрээр, хууль тогтоомжид заасан болон бусад байдлаар ямар ч мэдээлэл, баталгаа өгөгддөггүй. ХУДАЛДААНЫ БОЛОМЖ, ТОДОРХОЙ ЗОРИУЛАЛТАНД ТОХИРЧ БУЙ БАЙДАЛ, ЧАНАР, ГҮЙЦЭТГЭЛТЭЙ ХОЛБООТОЙ БАТАЛГАА.
- МИКРОЧИП НЬ ЯМАРЧ ХЭРЭГЛЭХГҮЙ БОЛОВСРОЛТОЙ ХОЛБОГДОХ Шууд бус, ТУСГАЙ, ШИЙТГЭЛИЙН, САНАМЖИЙН ЭСВЭЛ ЭСВЭЛ ЭСВЭЛ ЭСВЭЛ БУС БУС, ХОХИРОЛ, ЗАРДАЛ, ЗАРДЛЫГ ХАРИУЦАХГҮЙ. МИКРОЧИПТ БОЛОМЖТОЙГ ЗӨВЛӨГСӨН ЭСВЭЛ ХОХИРОЛТОЙ БАЙХ БОЛОМЖТОЙ БАЙСАН ХЭРЭГТЭЙ. МЭДЭЭЛЭЛ, ҮҮНИЙГ ХЭРЭГЛЭЭТЭЙ ХОЛБОГДСОН БҮХ НЭМЭГДЭЛ ДЭЭР МИКРОЧИПЫН НИЙТ ХАРИУЦЛАГА ХУУЛИАР ЗӨВШӨГДӨГДӨГ ХАМГИЙН ХЭМЖЭЭНД ХАРИУЦЛАГА ТҮҮНИЙ МЭДЭЭЛЭЛ ЭСВЭЛ ТҮҮНИЙГ ХЭРЭГЛЭЭТЭЙ ХЭРЭГТЭЙ ХЭРЭГСЛИЙН ТӨЛБӨРИЙН ТӨЛБӨРӨӨ АШИГЛАХГҮЙ. МЭДЭЭЛЭЛ.
- Микрочип төхөөрөмжийг амь насыг дэмжих болон/эсвэл аюулгүй байдлын хэрэглээнд ашиглах нь худалдан авагчийн эрсдэлд бүрэн хамаарах бөгөөд худалдан авагч нь ийм ашиглалтаас үүдэлтэй аливаа хохирол, нэхэмжлэл, нэхэмжлэл, зардлаас Microchip-ийг хамгаалах, нөхөн төлүүлэх, гэм хоргүй байлгахыг зөвшөөрнө. Өөрөөр заагаагүй бол ямар ч лицензийг Microchip-ийн оюуны өмчийн эрхийн дагуу далд болон бусад байдлаар дамжуулахгүй.
Микрочип төхөөрөмжийн код хамгаалах онцлог
Microchip бүтээгдэхүүн дээрх код хамгаалах функцийн дараах дэлгэрэнгүй мэдээллийг анхаарна уу.
- Микрочипийн бүтээгдэхүүнүүд нь микрочипийн мэдээллийн хуудсанд багтсан үзүүлэлтүүдийг хангадаг.
- Microchip нь түүний гэр бүлийн бүтээгдэхүүнүүдийг зориулалтын дагуу, ашиглалтын үзүүлэлтийн хүрээнд, хэвийн нөхцөлд ашиглахад найдвартай гэж үздэг.
- Микрочип нь оюуны өмчийн эрхийг дээдэлж, түрэмгийлэн хамгаалдаг. Microchip бүтээгдэхүүний кодын хамгаалалтын шинж чанарыг зөрчихийг оролдохыг хатуу хориглодог бөгөөд Дижитал мянганы зохиогчийн эрхийн тухай хуулийг зөрчиж болзошгүй.
- Microchip болон бусад хагас дамжуулагч үйлдвэрлэгчдийн аль нь ч кодын аюулгүй байдлыг хангаж чадахгүй. Код хамгаалалт гэдэг нь бид бүтээгдэхүүнийг "эвдрэшгүй" гэдгийг баталгаажуулж байна гэсэн үг биш юм. Кодын хамгаалалт байнга хөгжиж байдаг. Microchip нь манай бүтээгдэхүүний код хамгаалах шинж чанарыг тасралтгүй сайжруулах үүрэг хүлээдэг.
Хэрэглэгчийн гарын авлага
© 2025 Microchip Technology Inc. болон түүний охин компаниуд
Баримт бичиг / нөөц
 |
MICROCHIP Core16550 бүх нийтийн асинхрон хүлээн авагч дамжуулагч [pdf] Хэрэглэгчийн гарын авлага v3.4, v3.3, Core16550 Бүх нийтийн асинхрон хүлээн авагч дамжуулагч, Core16550, бүх нийтийн асинхрон хүлээн авагч дамжуулагч, асинхрон хүлээн авагч дамжуулагч, хүлээн авагч дамжуулагч, дамжуулагч |